• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    描述例如積體電路裝置等結構，結構包含具有關鍵尺寸的材料線，關鍵尺寸在實質上小於蝕刻線時使用的例如圖案化光阻元件等掩罩元件的關鍵尺寸之分佈內變化。描述以直化被蝕刻的線側壁表面之方式來處理已使用掩罩元件而被蝕刻之晶相材料的線之技術。直化的側壁表面未帶有形成掩罩元件及蝕刻線之有關的光學微影製程、或是其它圖案化製程所導入的側壁表面變異。
    公开号:TW201316397A
    申请号:TW101132748
    申请日:2012-09-07
    公开日:2013-04-16
    发明作者:Victor Moroz；Lars Bomholt
    申请人:Synopsys Inc；
    IPC主号:H01L21-00
    专利说明:
    具有減少的邊緣曲率的特徵之積體電路裝置之製造方法
    本發明係關於積體電路製造，特別關於高密度積體電路裝置的製造方法。
    使用光學微影製程以在半導體晶圓上形成各式各樣的積體電路結構。在微影術中，藉由曝照光罩圖案(或標線片)以將影像投射至塗有例如光阻等感光材料的晶圓上，典型地產生這些結構的特徵。在曝光之後，形成在光阻中的圖案經由蝕刻而接著轉移至下層(例如，金屬、多晶矽、等等)，藉以產生所需的特徵。
    由於由微影製程導入的變異而產生與製造具有很小的特點之裝置相關的一問題。具體而言，光阻材料特性、製程條件、光學失真及其它因素造成特徵的蝕刻形狀與它們的所需形狀之系統性及隨機的偏離。偏離的實施例包含角落圓化、線縮短及線邊緣粗糙度。
    在典型的微影圖案化製程中，使用光阻線作為蝕刻掩罩以在下層中產生對應的材料線。在此情形中，光阻圖案化的線之偏離將轉移至下層中被蝕刻的線之關鍵尺寸。隨著製程技術持續縮小，這些偏離變成蝕刻線的關鍵尺寸的更大百分比，而降低產能及造成例如電晶體等使用這些蝕刻線的裝置之顯著的性能變異。
    因此，希望提供克服或減輕光學微影製程導入的偏離所造成的課題之例如積體電路等高密度結構，藉以增進這些裝置的性能及產能。
    說明例如積體電路裝置等結構，其包含具有關鍵尺寸的材料線，所述關鍵尺寸在實質上小於蝕刻線時使用的例如圖型化的光阻元件等掩罩元件的關鍵尺寸之分佈內變化。說明用於處理已使用掩罩元件蝕刻的結晶相材料的線之技術，其藉由利用材料的各向異性特性，以直化線的被蝕刻側表面之方式來處理結晶相材料的線。直化的側壁表面未帶有光學微影製程導入的側壁表面變異、或是形成掩罩元件及蝕刻線時涉及的其它圖案化處理。
    在一實施例中，線的被蝕刻側壁表面沿著大致上平行於具有相當緩慢的磊晶生長速率之層的晶格的特定晶體平面之表面而延伸。然後，藉由執行磊晶製程以在活躍有利的步階或扭結部位處生長結晶相材料，以直化被蝕刻的側壁表面，所述步階或扭結部位是界定被蝕刻的側壁表面之粗糙度。在磊晶生長製程期間，相較於沿著特定晶體平面已經是平坦的晶體表面，原子更容易在這些活躍有利的部位鍵結。這趨向於使結晶生長沿著特定平面進行，而接著造成側壁表面的直化。
    在另一實施例中，線的被蝕刻側壁表面沿著大致平行於對於後續蝕刻製程具有相當緩慢的蝕刻速率之層的晶格的特定晶體平面之表面而延伸。接著藉由執行後續的蝕刻製程，以直化被蝕刻的側壁表面。在後續的蝕刻製程期間，相較於沿著特定晶體平面的已經平坦的晶體表面上的原子移除，在界定被蝕刻的側壁表面之粗糙度的步階或部位處，原子被更快速地移除。這接著造成沿著特定晶體平面的側壁表面之直化。
    由於這些技術，直化的側壁表面之變異比蝕刻線時使用的掩罩元件的側壁表面的變異受到更緊密的控制。相較於使用習知的微影蝕刻掩罩技術，這造成具有增進的線解析度、更直的邊緣、及更尖銳的角落層的晶格之特定晶體平面。在此處所述的技術的實施例中，直化的材料線之線邊緣粗糙度小於或等於1 nm，遠小於使用習知技術可能的線邊緣粗糙度。
    提供上述發明內容以助於瞭解本發明的某些態樣。本發明內容並非企圖辨識本發明的關鍵或重要的元件或是界定本發明的範圍。其單一目的是以簡潔方式呈現本發明的某些態樣，作為稍後呈現的更詳細說明之引言。參閱後述的附圖、詳細說明、及申請專利範圍，可以清楚本發明的其它態樣及優點。
    呈現下述說明，以使任何習於此技藝者能夠使用本發明，且以特定應用及其要求的脈絡，提供下述說明。習於此技藝者將容易清楚揭示的實施例之各式各樣的修改，且在不悖離本發明的精神及範圍之下，此處界定的一般原理可以應用至其它實施例及其它應用。因此，本發明不侷限於所示的實施例，而是依符合此處揭示的原理及特點之最廣範圍來解釋。
    圖1-4顯示用於直化結晶相材料的線之被蝕刻側壁表面的實施例之製程流程的階段。將瞭解參考圖1-4所述的製程步驟及結構未說明積體電路裝置的完整製程。在製造各種型式的積體電路元件時，可以使用此處所述的製程。
    圖1A及1B(總稱為圖1)分別顯示圖案化於材料層110上的掩罩元件100的上視圖及剖面視圖。掩罩元件100具有側壁表面102及側壁表面104。藉由使用微影製程以圖型化光阻層而形成掩罩元件100。舉例而言，使用例如193 nm微影術、極度紫外線(EUV)照射、電子束、奈米壓印微影術、間隔器微影術、或雙圖案化，以形成掩罩元件100。或者，可以使用其它材料及圖案化製程以形成掩罩元件100。
    材料層110是結晶相材料層。如下述更詳細說明般，材料層110是具有晶格的材料，所述晶格具有磊晶生長速率緩慢的至少一晶體平面。舉例而言，材料層110包括矽或其它半導體材料。或者，材料層110包括其它材料。在某些實施例中，材料層110是在下層與掩罩元件100之間的中間層。
    掩罩元件100由於掩罩元件100形成期間的瑕疵及圖案逼真度限定而具有形狀變異。在圖1A的上視圖中的虛線101、103代表掩罩元件100的理想形狀。「線邊緣粗糙度」(LER)一詞意指相對於沿著側壁表面的區段長度之平均側壁表面位置之側壁表面的真實位置之統計測量，例如標準差。除非另外說明，否則此處所述的LER的值意指側壁表面的粗糙度之三均方標準偏差。「線寬粗糙度」(LWR)一詞意指相對於沿著具有二側壁表面的線區段之長度的平均線寬之真實線寬的統計測量，例如標準差。除非另外說明，否則此處所述的LWR的值意指寬度的粗糙度之三均方標準偏差。
    如同圖1A及1B中所見般，第一側壁表面102及第二側壁表面104均具有顯著的LER。因此，掩罩元件100具有顯著的LWR。
    接著，使用掩罩元件100作為蝕刻掩罩，對圖1A及1B中所示的結構執行蝕刻製程，造成圖2A及2B(總稱為圖2)的上視圖及剖面視圖中所示的結構。所使用的製程取決於材料層110的材料，以及隨著不同實施例而不同。在材料層110是矽的一實施例中，使用活性離子蝕刻以執行蝕刻製程。
    在掩罩元件100的側壁表面102界定的區域處，蝕刻製程在材料層110中形成被蝕刻的側壁表面202。類似地，在由掩罩元件100的側壁表面104界定的區域處，蝕刻製程在材料層110中形成被蝕刻的側壁表面204。側壁表面202及側壁表面204界定材料層110中結晶相材料的線250的相對立側。
    如圖2A及2B中所示般，在掩罩元件100的各別側壁表面102、104之變異被帶至材料層110中的側壁表面202、204。導因於蝕刻製程的下切割，側壁表面202、204均延伸至掩罩元件100之下一距離，而界定線250。
    接著，移除掩罩元件100，造成圖3A及3B(總稱「圖3」)的上視圖及剖面視圖中所示的結構。
    然後，對圖3A及3B中所示的結構執行磊晶製程，以在材料層110上生長增加的結晶相材料，造成圖4A及4B(總稱「圖4」)的上視圖及剖面視圖中所示的結構。在所示的實例中，生長的增加的結晶相材料與材料層110的材料相同。舉例而言，在一實施例中，材料層110是矽，生長的增加材料也是矽。
    或者，生長的增加的結晶相材料不同於材料層110的材料。舉例而言，在一實施例中，材料層110是矽，生長之增加的材料是鍺。增加的結晶相材料具有與材料層110的材料相同型式的晶格結構，或是不同。
    磊晶製程及對應的製程參數隨著實施例不同而不同。在某些實施例中，使用固相磊晶(SPE)、汽相磊晶(VPE)、分子束磊晶(MBE)或液相磊晶(LPE)，以執行磊晶製程。
    材料層110作為磊晶製程期間晶體生長的樣板。結果，在增加的結晶相材料具有與材料層110的材料相同型式的晶格結構之實施例中，磊晶層的區域具有與這些區域生長於上的材料層110的對應表面相同的晶體方向。
    磊晶製程在材料150的線的被蝕刻側壁表面202上形成晶相材料的磊晶區420。如同參考圖5、6及7之下述中更詳述般，磊晶區420作用以直化沿著材料層110的晶格之平面平行的表面之被蝕刻的側壁表面202，藉以界定側壁表面402。在界定被蝕刻的側壁表面202的粗糙度之活躍有利的步階或扭結部位處，經由磊晶區420的結晶生長而發生此直化。在磊晶製程期間，相較於沿著特別的晶體平面之已經平坦的晶體表面上的原子，原子更容易在這些活躍有利的部位鍵結。這趨向於使結晶生長沿著特定平面進行，而接著造成側壁表面402的直化。直化取決於磊晶製程的持續時間、以及晶格之平面，被直化的側壁表面402係沿著所述晶格之平面延伸。在實施例中，表面402的晶向被選取成其磊晶生長速率比所有其它的晶向的生長速率還慢。在此情形中，與直表面偏離的表面的部份將比表面的已是直的部份更快速地生長，有效地提供表面的負回饋及自行直化。
    如圖4A及4B中所示般，直化的側壁表面402的變異遠小於被蝕刻的側壁表面202的變異，因而遠小於掩罩元件100的側壁表面102的變異。換言之，直化的側壁表面402比直化的側壁表面402源起的掩罩元件100的側壁表面102更加的直。
    磊晶製程也在材料150的線的被蝕刻的側壁表面204上形成結晶相材料的磊晶區430。類似於上述說明，磊晶區430作用以直化被蝕刻的側壁表面204，藉以界定直化的側壁表面404。結果，直化的側壁表面404比直化的側壁表面404源起的掩罩元件100的側壁表面104更加地直。
    雖然未顯示，磊晶製程也將在被蝕刻的線250的上表面、以及相鄰於側壁表面202、204的材料層110的上表面上大致地形成磊晶區。假使需要時，以例如氧化物或氮化物等非晶掩罩來遮蓋水平表面、以及執行選擇性磊晶，以防止此點，因而在磊晶期間移除形成在非晶表面上的多晶材料。
    直化的側壁表面402及直化的側壁表面404界定結晶相材料的線440的對立側。線440具有線寬度445。線寬度445為例如15 nm或更小。
    由於磊晶製程期間的直化結果，線440的直化的側壁表面402、404的變異能被控制在遠小於掩罩元件100的側壁表面102、104的變異之分佈上。由於直化的側壁表面402、404具有取決於容易控制的活躍有利的原子步階或扭結部位處的晶體生長之直化的變異，而產生這些小的變異。結果，直化的側壁表面402、404的這些變異被控制在遠小於導因於掩罩元件100的側壁表面102、104形成時的光學微影製程、或其它圖案化製程的變異之分佈。這造成具有增進的線解析度之線440，比使用習知技術具有更直的側壁表面402、404。因此，使用線440實施之例如FinFET電晶體、互連線、記憶胞等積體電路元件、或是例如奈米佈線、等其它小特點將呈現先前技術不可能取得之均勻的性能以及高產能。
    舉例而言，使用微影製程，掩罩元件100的側壁表面102及側壁表面104的LER大於4 nm。如上所述，線440的直化側壁表面402、404的變異實質上小於側壁表面102、104的變異。結果，直化的側壁表面402、404的LER更加小，例如小於或等於1 nm。這造成具有LWR之線440的寬度445實質上小於掩罩元件100，例如小於或等於1.5 nm。
    在某些實施例中，側壁表面402、404以+/-磊晶區420、430的材料的原子步階尺寸變化。在磊晶區420、430是矽的一實施例中，變異是矽的原子步階尺寸，+/- 0.3 nm。
    圖5A-5F顯示晶相材料的線510的被蝕刻的側壁表面的直化之剖面視圖。
    圖5A顯示使用掩罩元件來蝕刻晶相材料的層以形成線510之後的剖面視圖。線510具有圖中的虛線代表的側壁表面504，側壁表面504具有由配置在線510之內的晶格中的原子所界定的粗糙度。晶格的型式視線510的材料而定。在一實施例中，原子是以鑽石立方體晶體結構配置的矽原子。可以替代地使用具有其它型式的晶格結構之材料。
    如圖5A所示，側壁表面504包含界定側壁表面504的粗糙度之扭結部位。扭結部位是晶相區510中二或更多原子與單一原子鍵結之沿著側壁表面504的位置。舉例而言，扭結部位520是原子522與原子524藉由單一原子接合在一起的位置。扭結部位由於更難以接合已經平坦的晶體表面上的原子，所以，它是用於結晶生長之活躍有利的部位。鍵結至平坦表面的原子將包含數個懸鍵，造成原子的總能量相當高。相反地，鍵結至扭結部位的原子將比其要附著至平坦表面時具有較少的懸鍵，因而較低的總能量。結果，在磊晶製程期間，原子將較佳地在這些活躍有利的扭結部位鍵結，使得結晶生長沿著線510的材料的晶體平面前進。這接著造成側壁表面504的直化。
    圖5B顯示磊晶製程期間側壁表面504的直化發展的階段。如圖5B中所示，由磊晶製程提供的原子530鍵結至線510中的原子524和522，因此，在扭結部位再結晶。當比較圖5A與5B時，可見這造成側壁表面504偏移。
    圖5C、5D、5E及5F顯示磊晶製程期間側壁表面504的直化發展的其它階段。如這些圖所示，由磊晶製程提供的增加的原子繼續在可利用的扭結部位鍵結，因而造成側壁表面504前進及直化。
    圖6A-6D顯示磊晶製程期間晶相材料的被蝕刻線640的側壁表面602、604的直化模擬的透視圖。側壁表面602、604界定線640的對立側。在側壁表面602、604之間的線640的材料未顯示於圖中。使用例如可從Synopsys公司取得的Sentaurus工具等模擬器，作出模擬。以晶格動力學蒙地卡羅(Lattice Kinetic Monte Carlo)模式用於此模擬，且表面602、604上的各矽原子以分別的球顯示於圖6A-6B中。
    在本實例中，在具有(100)晶向的矽晶圓中蝕刻線640。然後，在磊晶製程期間，側壁表面602、604沿著平行於{111}平面的表面直化。
    圖6A顯示使用掩罩元件蝕刻晶相材料的層以形成線640之後的透視圖。圖6B顯示磊晶製程期間側壁表面602、604的直化發展階段。從圖6A與6B的比較可見磊晶製程使得側壁表面602、604直化。
    圖6C及6D顯示磊晶製程期間側壁表面602、604的直化發展的其它階段。如同這些圖中所示，由磊晶製程提供的增加的原子促使側壁表面602、604繼續直化。
    在本實例中，圖6B顯示在開始磊晶製程後一分鐘的發展。圖6C顯示在四分鐘後的發展，圖6D顯示在十分鐘後的發展。在某時間長度之後的磊晶生長及因而造成的直化取決於隨著實施例不同而不同之磊晶製程及對應的製程參數。
    圖6E-6H顯示用於圖6A-6D中各別透視圖的蝕刻線640之側壁表面602、604的直化之上視圖。
    在本實例中，如圖6A及6E所示的蝕刻線640具有10.0 nm的初始平均線寬(或關鍵尺寸)、以及3.09 nm的LWR。
    在執行磊晶製程一分鐘後，如圖6B及6F中所示的蝕刻線640具有11.2 nm的平均線寬、以及2.44 nm的LWR。在執行磊晶製程四分鐘之後，如圖6C及6G中所示的蝕刻線640具有13.2 nm的平均線寬、以及1.73 nm的LWR。在執行磊晶製程十分鐘之後，如圖6D及6H中所示的蝕刻線640具有15.4 nm的平均線寬、以及1.51 nm的LWR。
    因此，在本實例中，磊晶製程造成線640之LWR縮減超過一半。藉由縮減用以初始地蝕刻線640、及/或也藉由執行如下述參考圖8-9所述的後續蝕刻製程，以致於直化的線具有所需的線寬，以補償磊晶製程期間線寬的增加。
    圖6I是圖6A-H中所示的模擬結果之沿著線640的長度之側壁表面602、604之間的線640的模擬寬度圖。在圖6I中，初始線寬標示為「CD 0，平均=10 nm」。磊晶製程一分鐘後的線寬標示為「CD 1，平均=11.2 nm」，四分鐘後標示為「CD 2，平均=13.2 nm」，十分鐘後標示為「CD2，平均=13.2 nm」。如同圖6I中可見般，磊晶生長製程作用而抑制線寬的高頻成分。
    圖6J是模擬的LWR相對於磊晶製程期間形成在側壁表面602、604上的磊晶區域的厚度。如同圖6J中可見般，隨著相當於磊晶區的厚度增加之磊晶製程持續進行，側壁表面602、604的LWR及平均斜率顯著地降低。
    圖7顯示用於沿著具有鑽石立方體晶體結構的材料之晶格的不同平面之各式各樣表面的磊晶生長製程之模擬實例。在本實例中，材料是矽。
    如圖7中所見般，側壁表面的粗造度取決於側壁表面沿著延伸的晶格平面。因此，在某些實施例中，掩罩元件及材料層配置成直化的側壁表面沿著平行於隨著磊晶製程而最直的材料層的晶格之平面的表面延伸。
    如圖7中所示，在具有鑽石立方體晶體結構的材料之磊晶製程之後{111}平面是最直的，{110}平面是第二最直的，{100}平面是最不直的。由於沿著{111}平面的表面具有最緩慢的磊晶生長速率且沿著{100}平面的表面具有最快的磊晶生長速率，所以，各種平面之間的直度產生變異。換言之，在{111}平面上，原子將附著至平坦表面的機率低於原子將附著至{100}平面上的平坦表面之原子的機率。因此，在材料層包括具有鑽石立方體晶體結構的例如矽等材料之一實施例中，材料層的上表面沿著(110)平面，且沿著鑽石立方體晶體結構的{111}平面形成直化的側壁。
    在上述實例中，執行磊晶製程以直化沿著加長的材料線之較長側延伸的側壁表面。也執行上述技術以同時地直化沿著加長的材料線的較短側(例如，端部)之側壁表面，以使較長與較短側之間的角落變尖。這造成具有增進的線解析度之材料線，具有比使用習知的微影蝕刻掩罩技術更直的側壁表面及側壁表面的交會處更尖銳的角落。
    角落圓化半徑是沿著線的一般垂直側之間的交會具有平均位置的假設圓的90度弧的半徑。舉例而言，使用微影製程，蝕刻線的角落圓化半徑大於50 nm。使用此處所述的技術以形成直化線，角落圓化半徑可為例如小於3 nm。
    如上所述，在磊晶製程後直化的側壁表面的粗糙度取決於側壁表面沿著延伸之晶格平面。因此，在較佳實施例中，界定線的對立側之成對的側壁表面沿著平行於材料層的晶格的一平面之表面延伸，以及，在線的端部之側壁表面沿著平行於材料層的晶格之另一平面的第二表面延伸。在材料層是具有鑽石立方體晶體結構的材料之一實施例中，成對的側壁表面沿著平行於鑽石立方體晶體結構的{111}平面及{110}平面之一的表面延伸，以及在線的端部的側壁表面沿著平行於{111}平面及{110}平面中的另一平面之表面延伸。
    在上述實例中，較佳地執行磊晶製程以形成沿著製程期間直化的材料層110的晶格的特定平面延伸的材料線的側壁表面。但是，在某些裝置中，例如應力工程、載子遷移率、及表面電荷/阱等其它考慮使得使用沿著這些特定平面定向的材料線來實施某些積體電路元件是無法符合期望的。舉例而言，使用具有<110>電晶體方向的{100}晶圓，典型地在矽中形成某些積體電路元件。
    如此處所使用般，晶圓定向方向由其法線方向界定，目前{100}方向族在半導體製造中是標準的。由於晶體方向對稱性，所以，在{100}族的所有特定方向具有相同的磊晶生長及蝕刻特性。晶圓定向方向族此處以大括號標示，假使此處指稱特定方向時，其由圓括弧包於其中，例如(100)。最現代的微影製程使所有電晶體定向，以致於它們的縱向方向是晶向方向的<110>族。如同此處所使用般，電晶體的「縱向方向」是平行於電晶體中電流流動的方向，電晶體的「橫向方向」是與電晶體中電流流動橫向交會的方向。微影定向方向族以方括弧表示，而假使此處提及特定方向時，則以方括弧包於其中，例如〔110〕。
    也執行此處所述的技術，以形成材料線，然後，在下層材料的圖案化期間，使用材料線作為蝕刻掩罩。在如此執行時，具有直邊緣及尖角落的線形成在下層中，而不受限於下層之內的特定定向。這在下層中造成具有增進的線解析度的線，而當決定線的側壁表面的定向時，也能將例如應力效應等其它因素列入考慮。
    在下層中使用所述線，可以實施例如FinFET電晶體、互連線、記憶胞或是例如奈米線等其它小特徵等各種型式的積體電路裝置。
    此外，線可以實施作為後續裝置的製造期間使用的掩罩圖案(或標線片)的部份。關於另一實施例，在下層中的線可以實施作為用以形成有時也稱為壓模或模板之奈米壓印掩罩複製品的奈米壓印主模板的部份。接著，在奈米壓印微影術期間，使用這些奈米壓印掩罩複製品，以製造後續的裝置。在如此執行時，在奈米壓印微影製程期間，在材料層中界定直線及尖角落，而不受限於材料層的特定定向。
    圖8-9顯示用於直化晶相材料的線的被蝕刻的側壁表面之第二實施例的製程流程中的階段。
    使用掩罩元件100作為蝕刻掩罩，對圖1A及1B中所示的結構執行第一蝕刻製程，造成圖8A及8B(總稱圖8)的上視圖及剖面視圖中所示的結構。所使用的第一蝕刻製程取決於材料層110的材料，且隨著實施例不同而不同。在材料層110是矽的一實施例中，使用活性離子蝕刻以執行第一蝕刻製程。
    在掩罩元件100的側壁表面102界定的區域處，第一蝕刻製程在材料層110中形成被蝕刻的側壁表面802。類似地，在掩罩元件100的側壁表面104界定的區域處，蝕刻製程在材料層110中形成被蝕刻的側壁表面804。側壁表面802及側壁表面804界定材料層110中的晶相材料的線850的對立側。
    如圖8A及8B中所示般，掩罩元件100的各別側壁表面802、804的變異被帶至材料層110中的側壁表面802、804。由於蝕刻製程的下切割，側壁表面802、804均在掩罩元件100之下延伸一距離，以界定線850。
    如下述更詳細說明般，掩罩元件100及材料層110配置成被蝕刻的側壁表面802、804沿著大致上平行於材料層110的晶格的特定晶體平面之表面延伸。相較於晶格的其它平面，此特定的晶體平面對於後續的蝕刻製程具有相當緩慢的蝕刻速率。然後，利用相當緩慢的蝕刻速率以在後續蝕刻製程期間直化沿著特定晶體平面的被蝕刻側壁表面802、804。
    特定的晶體平面是對於後續的蝕刻製程具有最緩慢的蝕刻速率之材料層110的材料之平面。舉例而言，對於例如氫氧化鉀(KOH)、四鉀基氫氧化銨(TMAH)及乙烯二胺兒茶酚(EDP)等各種濕蝕刻化學品，在矽中濃密地擠壓且具有每一原子單一懸鍵的{111}平面比其它平面具有實質上緩慢的蝕刻速率。
    接著，對圖8A及8B中所示的結構執行後續的蝕刻處理，以蝕刻移除被蝕刻的側壁表面802、804的增加材料，造成圖9A及9B(總稱為9)的上視圖及剖面視圖中所示的結構。雖然未顯示，但是，後續的蝕刻製程將大致地也從相鄰於側壁表面802、804之材料層110的上表面移除材料。以對於特定蝕刻化學品不靈敏的例如氧化物、氮化物、碳或其它材料等掩罩，遮蓋水平表面，則在某些實施例中，可以防止此點。
    後續的蝕刻製程的蝕刻化學品隨著實施例不同而不同。在材料層110是矽的某些實施例中，使用KOH、TMAH或EDP，執行後續的蝕刻製程。
    後續的蝕刻製程作用以直化沿著平行於具有相當低的蝕刻速率之特定的晶體平面之表面的被蝕刻的側壁表面802，藉以界定直化的側壁表面902。相較於沿著特定晶體平面之已經平坦的晶體表面上之原子移除，經由更快速地移除界定被蝕刻的側壁表面802的粗糙度之步階或扭結部位處之原子。由於在扭結部位的原子比沿著特定晶體平面的已經平坦的晶體表面包含更大數目的懸鍵，所以，它們可以被快速地移除。結果，後續的蝕刻製程造成沿著平行於特定晶體平面的表面之側壁表面902的直化。直化取決於後續的蝕刻製程的持續時間及化學品、材料層110的材料、及直化的側壁表面902沿著延伸的晶格平面。
    在材料層110包括例如矽等具有鑽石立方體晶體結構的材料之一實施例中，材料層110的上表面沿著(110)平面。在使用KOH的後續蝕刻製程期間，側壁表面902接著沿著平行於{111}平面的表面直化。
    後續的蝕刻製程也作用以直化沿著平行於特定晶體平面的表面之蝕刻的側壁表面804，藉以界定直化的側壁表面904。直化的側壁表面902及直化的側壁表面904界定晶相材料的線940的對立側。線940具有線寬度945。線寬度945可為例如15 nm或更少。
    由於後續蝕刻製程期間直化的結果，線940的直化側壁表面902、904的變異被控制在遠小於掩罩元件100的側壁表面102、104的變異之分佈。由於直化的側壁表面902、904具有取決於容易受控的步階或扭結部位處原子的選擇性蝕刻之變異，所以，產生這些小變異。結果，這些直化的側壁表面902、904的變異被控制在遠小於導因於牽涉到掩罩元件100的側壁表面102、104的形成之光學微影製程、或是其它圖案化製程的變異之分佈上。這造成具有增進的線解析度的線940，比使用習知的微影蝕刻掩罩技術，具有更直的側壁表面902、904。
    在某些實施例中，可以執行參考圖1-4之上述磊晶製程、以及參考圖8-9之上述蝕刻製程等二製程，以直化晶相材料的線的蝕刻的側壁表面。在此情形中，首先執行磊晶製程及蝕刻製程中之一，以至少部份地直化被蝕刻的側壁表面。接著對被至少部份地直化的側壁表面執行磊晶製程及蝕刻製程中之另一製程。相較於僅執行磊晶製程，此方式造成直化的線的特徵尺寸較少的整體生長。磊晶製程及蝕刻製程也可以被迭代地執行多次。
    雖然參考上述詳述的較佳實施例及實例以揭示本發明，但是，要瞭解這些實施例僅是說明之用而非限定之用。習於此技藝者可以容易想到在本發明的精神及後附申請的專利範圍之內的修改及結合。
    100‧‧‧掩罩元件
    102‧‧‧第一側壁表面
    104‧‧‧第二側壁表面
    110‧‧‧材料層
    202‧‧‧被蝕刻的側壁表面
    204‧‧‧被蝕刻的側壁表面
    402‧‧‧直化的側壁表面
    404‧‧‧直化的側壁表面
    420‧‧‧磊晶區
    430‧‧‧磊晶區
    440‧‧‧線
    445‧‧‧線寬度
    504‧‧‧側壁表面
    510‧‧‧線
    520‧‧‧扭結部位
    522‧‧‧原子
    524‧‧‧原子
    530‧‧‧原子
    602‧‧‧側壁表面
    604‧‧‧側壁表面
    640‧‧‧線
    802‧‧‧側壁表面
    804‧‧‧側壁表面
    850‧‧‧線
    902‧‧‧側壁表面
    904‧‧‧側壁表面
    940‧‧‧線
    945‧‧‧線寬度
    圖1-4顯示用於直化結晶相材料的線之被蝕刻側壁表面的實施例之製程流程的階段。
    圖5A-5F顯示經由在側壁表面的活躍有利的步階或扭結部位處之材料沈積，以直化線的被蝕刻側壁表面之磊晶生長製程的實例。
    圖6A-6J顯示磊晶生長製程的模擬實例。
    圖7顯示用於沿著具有鑽石立方體晶體結構的材料之晶格的不同平面之各種表面的磊晶生長製程的模擬實例。
    圖8-9顯示用於直化結晶相材料的線之被蝕刻的側壁表面的第二實施例之製程流程中的階段。
    100‧‧‧掩罩元件
    102‧‧‧第一側壁表面
    104‧‧‧第二側壁表面
    101‧‧‧虛線
    103‧‧‧虛線
    110‧‧‧材料層
    权利要求:
    Claims (22)
    [1] 一種結構製造方法，該方法包括：在晶相材料層上形成掩罩元件，該掩罩元件具有第一側壁表面；使用該掩罩元件作為蝕刻掩罩以蝕刻該層，藉以在該第一側壁表面界定的區域處，在該層中形成第二側壁表面；以及處理該蝕刻層以直化該第二側壁表面。
    [2] 如申請專利範圍第1項之方法，其中，該直化的第二側壁表面沿著平行於該層的晶格的特定晶體平面之表面延伸，以及，該處理包括執行磊晶製程以在該第二側壁表面上生長晶相材料。
    [3] 如申請專利範圍第2項之方法，其中，該特定晶體平面具有的磊晶生長速率小於該晶格的一或更多其它平面的磊晶生長速率。
    [4] 如申請專利範圍第3項之方法，其中，該特定晶體平面具有的磊晶生長速率小於該晶格的所有其它平面的磊晶生長速率。
    [5] 如申請專利範圍第2項之方法，其中，至少在該掩罩元件之下方，該層具有鑽石立方體晶體結構，以及，該特定晶體平面是該鑽石立方體晶體結構的{111}平面。
    [6] 如申請專利範圍第2項之方法，其中，該生長的晶相材料同於該晶相材料層之材料。
    [7] 如申請專利範圍第2項之方法，其中，該生長的晶相材料不同於該晶相材料層之材料。
    [8] 如申請專利範圍第1項之方法，其中，該直化的第二側壁表面沿著平行於該層的晶格的特定晶體平面之表面延伸，以及，該處理包括執行蝕刻製程，該蝕刻製程對該特定平面具有的蝕刻速率小於該晶格的一或更多其它平面的蝕刻速率。
    [9] 如申請專利範圍第8項之方法，其中，該蝕刻製程對該特定晶體平面具有的蝕刻速率小於該晶格的所有其它平面的蝕刻速率。
    [10] 如申請專利範圍第9項之方法，其中至少在該掩罩元件之下方，該層具有鑽石立方體晶體結構，以及，該特定晶體平面是該鑽石立方體晶體結構的{111}平面。
    [11] 如申請專利範圍第1項之方法，其中，該第一側壁表面具有第一線邊緣粗糙度，以及，該直化的第二側壁表面具有小於該第一線邊緣粗糙度的第二線邊緣粗糙度。
    [12] 如申請專利範圍第11項之方法，其中，該第一線邊緣粗糙度大於4 nm，以及，該第二線邊緣粗糙度小於或等於1 nm。
    [13] 如申請專利範圍第1項之方法，其中，至少在該掩罩元件之下方，該層具有鑽石立方體晶體結構。
    [14] 如申請專利範圍第11項之方法，其中，該直化的第二側壁表面沿著平行於該鑽石立方體晶體結構的{111}平面之表面延伸。
    [15] 如申請專利範圍第1項之方法，其中：該掩罩元件具有第三側壁表面；使用該掩罩元件蝕刻該層又在該第三側壁表面界定的區域之該層中形成第四側壁表面；以及該被蝕刻的層的該處理又直化該第四側壁表面。
    [16] 如申請專利範圍第15項之方法，其中，該第二側壁表面及該第四側壁表面界定晶相材料的線之對立側。
    [17] 如申請專利範圍第16項之方法，其中，在該處理之後，該晶相材料的線在該第二側壁表面與該第四側壁表面之間具有的線寬粗糙度小於該處理之前。
    [18] 如申請專利範圍第16項之方法，其中，該晶相材料的線在該第二側壁表面與該第四側壁表面之間具有的線寬粗糙度小於或等於1.5 nm。
    [19] 如申請專利範圍第1項之方法，其中，形成該掩罩元件包括執行微影製程。
    [20] 如申請專利範圍第1項之方法，其中，該直化的第二側壁表面沿著平行於該層的晶格的特定晶體平面之表面延伸，以及，處理該蝕刻的層以直化該第二側壁表面包括：執行蝕刻製程及磊晶製程中之一，以至少部份地直化該第二側壁表面；以及在該至少部份地直化的第二側壁表面上執行該蝕刻製程及該磊晶製程中之另一製程，藉以直化該第二側壁表面。
    [21] 如申請專利範圍第1項之方法，又包括使用該直化的第二側壁表面作為蝕刻掩罩以蝕刻在該層之下的第二層，藉以在該層中該直化的第二側壁表面界定的區域處的該第二層中形成第三側壁表面。
    [22] 一種結構製造方法，該方法包括：在材料層上形成掩罩元件，該掩罩元件具有第一側壁表面，以及，其中，當接受特定處理時，該材料層具有各向異性特性；使用該掩罩元件作為蝕刻掩罩蝕刻該層，藉以在該第一側壁表面界定的區域處，在該層中形成第二側壁表面；以及使該蝕刻層接受該特定處理以直化該第二側壁表面。
    类似技术:
    公开号 | 公开日 | 专利标题
    TWI534880B|2016-05-21|具有減少的邊緣曲率的特徵之積體電路裝置之製造方法
    US10256293B2|2019-04-09|Integrated circuit devices having features with reduced edge curvature and methods for manufacturing the same
    US8932957B2|2015-01-13|Method of fabricating a FinFET device
    US7659208B2|2010-02-09|Method for forming high density patterns
    KR20180045892A|2018-05-04|분해능이하 기판 패터닝을 위한 에칭 마스크를 형성하는 방법
    US9378972B2|2016-06-28|Integration of dense and variable pitch fin structures
    CN111640652A|2020-09-08|用于集成电路图案化的方法
    US20210192121A1|2021-06-24|Integrated Circuit Layouts with Line-End Extensions
    CN104465333B|2017-12-29|光刻胶图形的形成方法、晶体管栅极的形成方法
    TW201923838A|2019-06-16|半導體裝置的形成方法
    CN102446704B|2013-09-11|双重图形化方法
    CN108321079A|2018-07-24|半导体结构及其形成方法
    DE102020105664A1|2021-08-26|Gatebildungsprozess
    CN104299899B|2017-08-25|间隔层双曝光刻蚀方法
    KR101172358B1|2012-08-14|실리콘 나노선 제조 방법
    JP2009202352A|2009-09-10|ナノインプリント用金型及びその製造方法
    同族专利:
    公开号 | 公开日
    EP2754168A4|2016-03-02|
    TWI534880B|2016-05-21|
    KR20160047592A|2016-05-02|
    EP2754168B1|2019-07-17|
    US20130065380A1|2013-03-14|
    US10032859B2|2018-07-24|
    TW201624559A|2016-07-01|
    WO2013036806A3|2013-05-02|
    TWI594317B|2017-08-01|
    US8609550B2|2013-12-17|
    KR101885973B1|2018-08-06|
    EP2754168A2|2014-07-16|
    US9379183B2|2016-06-28|
    US20170025496A1|2017-01-26|
    US20140223394A1|2014-08-07|
    US20160043174A1|2016-02-11|
    CN103828023B|2017-02-15|
    US9152750B2|2015-10-06|
    WO2013036806A2|2013-03-14|
    KR20140068135A|2014-06-05|
    CN103828023A|2014-05-28|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    US3765969A|1970-07-13|1973-10-16|Bell Telephone Labor Inc|Precision etching of semiconductors|
    US4882294A|1988-08-17|1989-11-21|Delco Electronics Corporation|Process for forming an epitaxial layer having portions of different thicknesses|
    US5828080A|1994-08-17|1998-10-27|Tdk Corporation|Oxide thin film, electronic device substrate and electronic device|
    JP3454951B2|1994-12-12|2003-10-06|株式会社半導体エネルギー研究所|半導体装置の作製方法|
    JP3426928B2|1996-09-18|2003-07-14|株式会社東芝|電力用半導体装置|
    US6177688B1|1998-11-24|2001-01-23|North Carolina State University|Pendeoepitaxial gallium nitride semiconductor layers on silcon carbide substrates|
    JP2000349264A|1998-12-04|2000-12-15|Canon Inc|半導体ウエハの製造方法、使用方法および利用方法|
    US6902987B1|2000-02-16|2005-06-07|Ziptronix, Inc.|Method for low temperature bonding and bonded structure|
    US6482742B1|2000-07-18|2002-11-19|Stephen Y. Chou|Fluid pressure imprint lithography|
    JPWO2002022920A1|2000-09-18|2004-02-05|第一稀元素化学工業株式会社|希土類−鉄ガーネット単結晶体及びその製造方法|
    JP2002134374A|2000-10-25|2002-05-10|Mitsubishi Electric Corp|半導体ウェハ、その製造方法およびその製造装置|
    WO2002080281A1|2001-04-02|2002-10-10|The Regent Of The University Of California|Horizontal current bipolar transistor|
    JP2003068654A|2001-08-27|2003-03-07|Hoya Corp|化合物単結晶の製造方法|
    US7064076B2|2001-10-31|2006-06-20|Nagraj Kulkarni|Process for low temperature, dry etching, and dry planarization of copper|
    TW540117B|2002-05-24|2003-07-01|Taiwan Semiconductor Mfg|Method for improving the roughness of the sidewall of a polysilicon layer in an etching process|
    US7335908B2|2002-07-08|2008-02-26|Qunano Ab|Nanostructures and methods for manufacturing the same|
    JP4190906B2|2003-02-07|2008-12-03|信越半導体株式会社|シリコン半導体基板及びその製造方法|
    JP4695824B2|2003-03-07|2011-06-08|富士電機ホールディングス株式会社|半導体ウエハの製造方法|
    WO2004081982A2|2003-03-07|2004-09-23|Amberwave Systems Corporation|Shallow trench isolation process|
    EP1609176A2|2003-03-21|2005-12-28|North Carolina State University|Method and systems for single- or multi-period edge definition lithography|
    US7812340B2|2003-06-13|2010-10-12|International Business Machines Corporation|Strained-silicon-on-insulator single-and double-gate MOSFET and method for forming the same|
    US7123805B2|2003-06-16|2006-10-17|Massachusetts Institute Of Technology|Multiple oxidation smoothing method for reducing silicon waveguide roughness|
    US20050067630A1|2003-09-25|2005-03-31|Zhao Jian H.|Vertical junction field effect power transistor|
    US20050116290A1|2003-12-02|2005-06-02|De Souza Joel P.|Planar substrate with selected semiconductor crystal orientations formed by localized amorphization and recrystallization of stacked template layers|
    US7799699B2|2004-06-04|2010-09-21|The Board Of Trustees Of The University Of Illinois|Printable semiconductor structures and related methods of making and assembling|
    KR20050118435A|2004-06-14|2005-12-19|매그나칩 반도체 유한회사|트랜지스터의 제조 방법|
    US7326969B1|2004-12-02|2008-02-05|T-Ram Semiconductor, Inc.|Semiconductor device incorporating thyristor-based memory and strained silicon|
    US7514764B2|2005-03-23|2009-04-07|Wisconsin Alumni Research Foundation|Materials and methods for creating imaging layers|
    US7135365B2|2005-03-30|2006-11-14|United Microelectronics Corp.|Method of manufacturing MOS transistors|
    US7553740B2|2005-05-26|2009-06-30|Fairchild Semiconductor Corporation|Structure and method for forming a minimum pitch trench-gate FET with heavy body region|
    US8546264B2|2005-06-02|2013-10-01|The Regents Of The University Of California|Etching radical controlled gas chopped deep reactive ion etching|
    US7547637B2|2005-06-21|2009-06-16|Intel Corporation|Methods for patterning a semiconductor film|
    KR100640657B1|2005-07-25|2006-11-01|삼성전자주식회사|반도체 소자의 미세 패턴 형성 방법|
    WO2007048110A2|2005-10-19|2007-04-26|University Of Notre Dame Du Lac|High-index-contrast waveguide|
    US20070099404A1|2005-10-28|2007-05-03|Sridhar Govindaraju|Implant and anneal amorphization process|
    US7459363B2|2006-02-22|2008-12-02|Micron Technology, Inc.|Line edge roughness reduction|
    US7297564B1|2006-05-02|2007-11-20|Sharp Laboratories Of America, Inc.|Fabrication of vertical sidewalls on silicon substrates for use in Si/SiGe photodetectors|
    JP2007324384A|2006-06-01|2007-12-13|Sharp Corp|半導体装置の製造方法|
    KR100843043B1|2006-06-28|2008-07-01|주식회사 하이닉스반도체|반도체 소자의 레지스트 패턴 형성 방법|
    US7435671B2|2006-08-18|2008-10-14|International Business Machines Corporation|Trilayer resist scheme for gate etching applications|
    US7831123B2|2006-09-07|2010-11-09|Massachusetts Institute Of Technology|Microphotonic waveguide including core/cladding interface layer|
    JP5319533B2|2006-09-20|2013-10-16|ザボードオブトラスティーズオブザユニヴァーシティーオブイリノイ|転写可能な半導体構造、デバイス、及びデバイスコンポーネントを作成するための剥離方法|
    US7790587B2|2006-11-07|2010-09-07|Intel Corporation|Method to reduce junction leakage through partial regrowth with ultrafast anneal and structures formed thereby|
    US7827519B2|2006-12-29|2010-11-02|Cadence Design Systems, Inc.|Method, system, and computer program product for preparing multiple layers of semiconductor substrates for electronic designs|
    JP5108489B2|2007-01-16|2012-12-26|株式会社日立ハイテクノロジーズ|プラズマ処理方法|
    US9508890B2|2007-04-09|2016-11-29|Taiwan Semiconductor Manufacturing Company, Ltd.|Photovoltaics on silicon|
    US20090115094A1|2007-05-29|2009-05-07|Chou Stephen Y|Methods for making continuous nanochannels|
    US20080305437A1|2007-06-11|2008-12-11|International Business Machines Corporation|Multi-layer mask method for patterned structure ethcing|
    KR20080114158A|2007-06-27|2008-12-31|주식회사 하이닉스반도체|반도체 소자의 패턴 형성방법|
    TW200910526A|2007-07-03|2009-03-01|Renesas Tech Corp|Method of manufacturing semiconductor device|
    US8026180B2|2007-07-12|2011-09-27|Micron Technology, Inc.|Methods of modifying oxide spacers|
    US20090032873A1|2007-07-30|2009-02-05|Jeffrey Scott Cites|Ultra thin single crystalline semiconductor TFT and process for making same|
    US7788818B1|2007-10-02|2010-09-07|Sandia Corporation|Mesoscale hybrid calibration artifact|
    JP5178257B2|2008-03-13|2013-04-10|キヤノン株式会社|パラメータ決定方法、露光方法、デバイス製造方法及びプログラム|
    US8183667B2|2008-06-03|2012-05-22|Taiwan Semiconductor Manufacturing Co., Ltd.|Epitaxial growth of crystalline material|
    US8030108B1|2008-06-30|2011-10-04|Stc.Unm|Epitaxial growth of in-plane nanowires and nanowire devices|
    US8268729B2|2008-08-21|2012-09-18|International Business Machines Corporation|Smooth and vertical semiconductor fin structure|
    US8148801B2|2008-08-25|2012-04-03|Soraa, Inc.|Nitride crystal with removable surface layer and methods of manufacture|
    US8617799B2|2008-09-22|2013-12-31|Api Technologies Corp.|Post arrays and methods of making the same|
    JP4989800B2|2008-09-27|2012-08-01|Ｈｏｙａ株式会社|マスクブランク及び転写用マスクの製造方法|
    DE102009006801B4|2009-01-30|2011-05-19|Amd Fab 36 Limited Liability Company & Co. Kg|Verfahren zur Herstellung eines Feldeffekt-Kurzkanaltransistors mit geringerer Längenfluktuation durch Verwenden eines amorphen Elektrodenmaterials während der Implantation|
    JP5400405B2|2009-02-05|2014-01-29|株式会社東芝|半導体装置の製造方法|
    JP5185158B2|2009-02-26|2013-04-17|Ｈｏｙａ株式会社|多階調フォトマスクの評価方法|
    US7977766B2|2009-03-10|2011-07-12|International Business Machines Corporation|Trench anti-fuse structures for a programmable integrated circuit|
    JP5428450B2|2009-03-30|2014-02-26|ソニー株式会社|イオン照射ダメージの予測方法とイオン照射ダメージのシミュレータ、およびイオン照射装置とイオン照射方法|
    EP2287669A1|2009-06-26|2011-02-23|Rohm and Haas Electronic Materials, L.L.C.|Methods of forming electronic devices|
    US7994062B2|2009-10-30|2011-08-09|Sachem, Inc.|Selective silicon etch process|
    JP5753351B2|2009-11-19|2015-07-22|ローム アンド ハース エレクトロニック マテリアルズ エルエルシーＲｏｈｍ ａｎｄ Ｈａａｓ Ｅｌｅｃｔｒｏｎｉｃ Ｍａｔｅｒｉａｌｓ ＬＬＣ|電子デバイスを形成する方法|
    US8877641B2|2009-12-28|2014-11-04|Spansion Llc|Line-edge roughness improvement for small pitches|
    CN102117737B|2009-12-30|2015-01-07|中国科学院微电子研究所|减小半导体器件中ler的方法及半导体器件|
    TWI562195B|2010-04-27|2016-12-11|Pilegrowth Tech S R L|Dislocation and stress management by mask-less processes using substrate patterning and methods for device fabrication|
    US20110291188A1|2010-05-25|2011-12-01|International Business Machines Corporation|Strained finfet|
    US8617956B2|2010-08-19|2013-12-31|International Business Machines Corporation|Method and structure for forming high-K/metal gate extremely thin semiconductor on insulator device|
    KR101204667B1|2010-09-13|2012-11-26|에스케이하이닉스 주식회사|위상반전마스크의 시디 보정방법 및 그 제조방법|
    JP2013542613A|2010-10-27|2013-11-21|アプライドマテリアルズインコーポレイテッド|フォトレジスト線幅の荒れを制御するための方法及び装置|
    US9330910B2|2010-11-01|2016-05-03|The Board Of Trustees Of The University Of Illinois|Method of forming an array of nanostructures|
    US8273598B2|2011-02-03|2012-09-25|International Business Machines Corporation|Method for forming a self-aligned bit line for PCRAM and self-aligned etch back process|
    US9064808B2|2011-07-25|2015-06-23|Synopsys, Inc.|Integrated circuit devices having features with reduced edge curvature and methods for manufacturing the same|
    US8609550B2|2011-09-08|2013-12-17|Synopsys, Inc.|Methods for manufacturing integrated circuit devices having features with reduced edge curvature|US9064808B2|2011-07-25|2015-06-23|Synopsys, Inc.|Integrated circuit devices having features with reduced edge curvature and methods for manufacturing the same|
    US8609550B2|2011-09-08|2013-12-17|Synopsys, Inc.|Methods for manufacturing integrated circuit devices having features with reduced edge curvature|
    US9852242B2|2014-09-05|2017-12-26|Synopsys, Inc.|Atomic scale grid for modeling semiconductor structures and fabrication processes|
    US9768075B1|2016-06-20|2017-09-19|International Business Machines Corporation|Method and structure to enable dual channel fin critical dimension control|
    US11139402B2|2018-05-14|2021-10-05|Synopsys, Inc.|Crystal orientation engineering to achieve consistent nanowire shapes|
    US11061315B2|2018-11-15|2021-07-13|Globalfoundries U.S. Inc.|Hybrid optical and EUV lithography|
    法律状态:
    优先权:
    申请号 | 申请日 | 专利标题
    US201161532475P| true| 2011-09-08|2011-09-08||
    US13/350,523|US8609550B2|2011-09-08|2012-01-13|Methods for manufacturing integrated circuit devices having features with reduced edge curvature|
    [返回顶部]